1/5/3 (Item 3 from file: 351)

DIALOG(R) File 351: Derwent WPI

(c) 2006 The Thomson Corporation. All rts. reserv.

0013262298 - Drawing available

WPI ACC NO: 2003-348071/ XRPX Acc No: N2003-278545

Electric-charge detector for MOS type solid-state image pickup, has capacitor provided between gate electrode of transistor and diffusion area

of signal electric charge storage unit

Patent Assignee: SHARP KK (SHAF) Inventor: HASHIGUCHI K; HONMA M

Patent Family (1 patents, 1 countries)

Patent Application

Number Kind Date Number Kind Date Update
JP 2003101006 A 20030404 JP 2001296449 A 20010927 200333 B

Priority Applications (no., kind, date): JP 2001296449 A 20010927

Patent Details

Number Kind Lan Pg Dwg Filing Notes JP 2003101006 A JA 12 14

Alerting Abstract JP A

NOVELTY - A transistor (1) is provided on a semiconductor substrate (20) between an electric charge supply unit (5) and a signal electric charge storage unit (7). A capacitor (Cc) is provided between a gate electrode (32) of the transistor and a diffusion area (22) of the signal electric charge storage unit.

DESCRIPTION - INDEPENDENT CLAIMS are also included for the following:

- 1.MOS type solid-state image pickup; and
- 2.charge-coupled device type solid-state image pickup.

USE - For use in MOS type solid-state image pickup (claimed), charge coupled device (CCD) type solid-state image pickup (claimed)

ADVANTAGE - Increases the dynamic range of output signal of the electric-charge detector easily with respect to potential of the diffusion area.

DESCRIPTION OF DRAWINGS - The figure shows the circuit diagram a MOS type image pickup.

ltransistor

Selectric charge supply unit

7signal electric charge storage unit

20semiconductor substrate

22diffusion area

32gate electrode

Cccapacitor

Title Terms/Index Terms/Additional Words: ELECTRIC; CHARGE; DETECT; MOS; TYPE; SOLID; STATE; IMAGE; CAPACITOR; GATE; ELECTRODE; TRANSISTOR; DIFFUSION; AREA; SIGNAL; STORAGE; UNIT

Class Codes

International Classification (Main): H01L-027/146
 (Additional/Secondary): H01L-027/148, H04N-005/335

File Segment: EPI; DWPI Class: U13; W04

Manual Codes (EPI/S-X): U13-A02A; W04-M01B5

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-101006 (P2003-101006A)

(43)公開日 平成15年4月4日(2003.4.4)

(51) Int.Cl.'	識別記号	F I	テーマコード(参考)
HO1L 27/146		H 0 4 N 5/335	F 4M118
27/148		H01L 27/14	A 5 C 0 2 4
H 0 4 N 5/335			В

審査請求 未請求 請求項の数6 OL (全 12 頁)

		水間正母	木明水 明水気の数も しし (主 12 頁)
(21)出顧番号	特願2001-296449(P2001-296449)	(71)出顧人	00005049 シャープ株式会社
(22)出顧日	平成13年9月27日(2001.9.27)		大阪府大阪市阿倍野区長池町22番22号
		(72)発明者	本間 充 大阪府大阪市阿倍野区長池町22番22号 シ
			ャープ株式会社内
		(72)発明者	橋口 和夫
			大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74)代理人	
		(12142)	弁理士 青山 葆 (外1名)


最終頁に続く

(54) 【発明の名称】 電荷検出装置並びにそれを含むMOS型固体撮像装置およびCCD型固体撮像装置

(57)【要約】

【課題】 半導体基板20上に形成された浮遊拡散領域22に信号電荷を受けて、その浮遊拡散領域22の電位VFDに応じた出力信号を出力する電荷検出装置において、簡単に、出力信号のダイナミックレンジを広げること。

【解決手段】 半導体基板20の表面に形成された、信号電荷を供給する電荷供給部5を備える。上記基板表面に上記電荷供給部5から所定距離だけ離間して形成された浮遊拡散領域22を有する信号電荷蓄積部7を備える。信号電荷蓄積部7は、浮遊拡散領域22と基板20との間の接合容量CFのによって信号電荷を蓄積する。電荷供給部5と信号電荷蓄積部7との間の基板上に設けられたゲート電極32を有する転送部1を備える。転送部1のゲート電極32と信号電荷蓄積部7の浮遊拡散領域22とが、この浮遊拡散領域22の静電ボテンシャルが深くなるように容量結合している。



【特許請求の範囲】

【請求項1】 半導体基板の表面に形成された、信号電 荷を供給する電荷供給部と、

上記基板表面に上記電荷供給部から所定距離だけ離間し て形成された浮遊拡散領域を有し、この浮遊拡散領域と 上記基板との間の接合容量によって信号電荷を蓄積し得 る信号電荷蓄積部と、

上記電荷供給部と信号電荷蓄積部との間の基板上に設け られたゲート電極を有し、とのゲート電極に与えられた 電荷蓄積部へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットす るリセット手段とを備えて、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力 信号を出力する電荷検出装置において、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 散領域とが、この浮遊拡散領域の静電ポテンシャルが深 くなるように容量結合していることを特徴とする電荷検 出装置。

【請求項2】 請求項1に記載の電荷検出装置におい て、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 散領域との間の容量結合は、上記ゲート電極を上記浮遊 拡散領域上まで延在させて形成されていることを特徴と する電荷検出装置。

【請求項3】 請求項1に記載の電荷検出装置におい て、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 散領域との間の容量結合は、上記浮遊拡散領域に電気的 接続された金属配線を第1の多結晶シリコン層からなる 30 を備え、 上記ゲート電極上まで延在させて形成されていることを 特徴とする電荷検出装置。

【請求項4】 請求項1に記載の電荷検出装置におい て、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 散領域との間の容量結合は、第1の多結晶シリコン層か らなる上記ゲート電極上に、上記浮遊拡散領域に電気的 接続された第2の多結晶シリコン層を設けて形成されて いることを特徴とする電荷検出装置。

【請求項5】 半導体基板上に複数個配列された単位セ 40 ルを有するMOS型固体撮像装置であって、

上記各単位セルは、

半導体基板の表面に形成された、受光量に応じて信号電 荷を発生する光電変換部と、

上記基板表面に上記から所定距離だけ離間して形成され た浮遊拡散領域を有し、この浮遊拡散領域と上記基板と の間の接合容量によって信号電荷を蓄積し得る信号電荷 蓄積部と、

上記光電変換部と信号電荷蓄積部との間の基板トに設け られたゲート電極を有し、このゲート電極に与えられた 50 いる。フォトダイオード (PD) 5 は、pウエル20の

電位に応じて上記光電変換部からの信号電荷を上記信号 電荷蓄積部へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットす るリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力 信号を出力する増幅手段と、

上記増幅手段からの出力信号を読み出す読み出し手段と を備え、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 電位に応じて上記電荷供給部からの信号電荷を上記信号 10 散領域とが、との浮遊拡散領域の静電ポテンシャルが深 くなるように容量結合していることを特徴とするMOS 型固体摄像装置。

> 【請求項6】 半導体基板の表面に複数個配列された光 電変換素子と、

> 上記各光電変換索子が発生した電荷を上記基板表面に沿 って順次転送するCCD部と、

上記基板表面に上記CCD部の出力段から所定距離だけ 離間して形成された浮遊拡散領域を有し、この浮遊拡散 領域と上記基板との間の接合容量によって信号電荷を蓄 20 積し得る信号電荷蓄積部と、

上記CCD部の出力段と信号電荷蓄積部との間の基板上 に設けられたゲート電極を有し、このゲート電極に与え られた電位に応じて上記電荷供給部からの信号電荷を上 記信号電荷蓄積部へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットす るリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力 信号を出力する増幅手段と、

上記増幅手段からの出力信号を読み出す読み出し手段と

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡 散領域とが、この浮遊拡散領域の静電ポテンシャルが深 くなるように容量結合していることを特徴とするCCD 型固体报像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は電荷検出装置に関 し、より詳しくは、半導体基板上に形成された浮遊拡散 領域に信号電荷を受けて、その浮遊拡散領域の電位に応 じた出力信号を出力する電荷検出装置に関する。また、 この発明は、そのような電荷検出装置を含むMOS型固 体撮像装置およびCCD型固体撮像装置に関する。

[0002]

【従来の技術】最近の固体撮像装置としては、図13に 示すように、半導体基板 (pウエル) 20の表面に複数 個配列された画索ユニット210 (簡単のため1個のみ を示す。) 内に、1つのフォトダイオード5と、4つの MOSトランジスタ1、2、3、4とを備えた4トラン ジスタ方式のCMOSイメージセンサが広く用いられて

(2)

3

表面にn+層21を拡散して形成されている。なお、n +層21の表面にはp++層25が形成されて、いわゆ る埋め込み構造になっている。6はフォトダイオード5 のn+層21に接続されたカソード電極を示している。 【0003】この画素ユニット210内には、フォトダ イオード5から所定距離だけ離間して形成された浮遊拡 散領域(FD)22を有する信号電荷蓄積部7と、さら にこの信号電荷蓄積部7から所定距離だけ離間して形成 されたn+層23からなるリセット部19とが形成され ている。Crp は浮遊拡散領域22とpウエル20との 10 間の接合容量を示している。

【0004】また、フォトダイオード5と信号電荷蓄積 部7との間には、SiO₂膜31を介して形成されたゲ ート電極32を有する転送トランジスタ1が構成されて いる。さらに、信号電荷蓄積部7とリセット部19との 間には、転送トランジスタ1と同じ構造を持つリセット トランジスタ2が構成されている。3はC。。 に蓄積さ れた信号電荷を増幅する駆動トランジスタ、4はこの画 素ユニット210の出力電圧を選択的に垂直信号線に出 電荷を増幅して出力するための垂直信号線、9は定電流 源として働く負荷トランジスタをそれぞれ示している。 駆動トランジスタ3と負荷トランジスタ9とはソースフ ォロワ回路を構成している。駆動トランジスタ3のゲー ト電極に印加された信号電荷蓄積部7の電圧VFDは、 とのソースフォロワ回路で増幅されて垂直信号線8へ出 力される。VRSTはリセット電圧、VDDは電源電圧

【0005】CのCMOSイメージセンサは、CMOS MOSトランジスタが周辺回路のMOSトランジスタと 同一工程で形成される。その結果、とのCMOSイメー ジセンサは一つの集積回路チップで構成される。

【0006】とのCMOSイメージセンサは、図3に示 す動作タイミングにしたがって次のようにして駆動され る。まず、時刻t0で読み出しトランジスタ4のゲート パルスΦSELをオン(高レベルのパルスを印加)さ せ、読み出し状態にする。その後、時刻t1にリセット トランジスタ3のゲートパルスΦRSTをオンさせて、 図14中に示す浮遊拡散領域22の電位VFDをリセッ ト電位VRSTに設定する(言い換えれば、信号電荷蓄 積部7内の信号電荷を空にする)。これにより、このイ メージセンサは出力信号として図3中に示す暗時電圧V RST2を出力する。動作開始から時刻t2にΦTGが オンするまでの蓄積期間中、PD5が光子h vを受けて 光電変換によりキャリアを発生させると、図14中に示 すPD5内のn+層21に電子(エネルギダイヤグラム 中に斜線で示す)が蓄積されていく。しかしながら、P D5のn+層21と信号電荷蓄積部7の浮遊拡散領域2

位によるエネルギ障壁が形成されているため、この蓄積 期間中、電子はPD5内に存在する。次いで、図3中に 示す時刻 t 2 で転送トランジスタ 1 のゲートパルスΦT Gをオンさせて、ゲート電極32直下の障壁を取り除 き、図14中に示すようにPD5中の電子を一気に浮遊 拡散領域22へ転送させる(なお、ΦTGはPD5中の 電子を完全に転送させるように設定されるため、残像や ノイズはPD5では発生しない。)。浮遊拡散領域22 に電子が転送されると、電子の数に応じて浮遊拡散領域 22の電位VFDが変化する(変化後の電圧をVsig とする。)。その変化後の電圧VsigをMOSトラン ジスタ3と定電流源9で構成されるソースフォロワ回路 による動作で、MOSトランジスタ3のソースを介し て、髙レベルのゲートパルスΦSELによってオンして いる読み出しトランジスタ4へ出力する。これにより、

【0007】垂直信号線8につながる図示しない出力回 路が、相関二重サンプリング(CDS)を行い、前述の 暗時信号電圧VRST2とこの明時信号電圧Vsig2 力するための読み出しトランジスタ、8は各画素の信号 20 との差を取って増幅を行う。これにより、上述のリセッ ト動作によって信号電荷蓄積部7で発生したランダム性 のkTCノイズが除去される。この結果、線形性の良い 光電変換特性が得られる。

垂直信号線8に明時信号電圧Vsig2を出力する。

[0008]

【発明が解決しようとする課題】ところで、半導体の微 細加工技術の発展に伴い、将来的にMOS型固体撮像装 置の電源電圧も低下する傾向にある。この電源電圧の低 下によって、最大信号電圧(信号電荷蓄積部7で蓄積し 得る最大信号)が低下するため、画素ユニット210で プロセスコンパチブル、つまり画素ユニット210内の 30 出力信号のダイナミックレンジ(S/N比(信号対ノイ ズ比)と等価である。) Dが確保できなくなる傾向が生 じている。

> 【0009】ととで、昇圧回路や電源を多数設けるなど の措置が考えられる。しかしながら、昇圧回路を設ける と、その分レイアウト面積を占有してチップコストの増 大を招く。また、電源を多数設けると外部にDC-DC コンパータ等が必要となり、カメラ全体での消費電力や 部品個数が増えるという問題が生じる。

【0010】そとで、との発明の課題は、半導体基板上 40 に形成された浮遊拡散領域に信号電荷を受けて、その浮 遊拡散領域の電位に応じた出力信号を出力する電荷検出 装置であって、新たな問題を招くことなく簡単に、出力 信号のダイナミックレンジを広げることができるものを 提供することにある。

【0011】また、この発明の課題は、そのような電荷 検出装置を含むMOS型固体撮像装置およびCCD型固 体撮像装置を提供することにある。

[0012]

【課題を解決するための手段】上記課題を解決するた 2との間には転送トランジスタ1のゲート電極32の電 50 め、との発明の電荷検出装置は、半導体基板の表面に形 成された、信号電荷を供給する電荷供給部と、上記基板 表面に上記電荷供給部から所定距離だけ離間して形成さ れた浮遊拡散領域を有し、この浮遊拡散領域と上記基板 との間の接合容量によって信号電荷を蓄積し得る信号電 荷蓄積部と、上記電荷供給部と信号電荷蓄積部との間の 基板上に設けられたゲート電極を有し、とのゲート電極 に与えられた電位に応じて上記電荷供給部からの信号電 荷を上記信号電荷蓄積部へ転送する転送部と、上記信号 電荷蓄積部に蓄積された信号電荷をリセットするリセッ ト手段とを備えて、上記信号電荷蓄積部の浮遊拡散領域 10 の電位に応じた出力信号を出力する電荷検出装置におい て、上記転送部のゲート電極と上記信号電荷蓄積部の浮 遊拡散領域とが、との浮遊拡散領域の静電ポテンシャル が深くなるように容量結合していることを特徴とする。 【0013】との明細售において、「信号電荷を供給す る」とは、光電変換素子のように自ら信号電荷を発生し て供給する場合と、CCD(電荷結合素子)のように別 の要素から受け取った信号電荷を供給する場合とを含

【0014】また、「静電ポテンシャルが深くなるよう に容量結合している」とは、静電ポテンシャル(つまり 電位)に対する影響が実質的に無視できるような浮遊容 **量等による結合を含まない。例えば、浮遊拡散領域の電** 位のダイナミックレンジが1ボルト(V)である場合、 容量結合による影響が0.1V以下であれば、その容量 結合は「実質的に無視できる」に該当するものとする。 【0015】との発明の電荷検出装置では、まず、信号 電荷蓄積部の浮遊拡散領域の電位がリセット手段によっ てリセット電位に設定される。次に、例えば信号電荷が 電子である場合は、転送部のゲート電極に高レベルの電 30 圧が印加されて、電荷供給部からの信号電荷が上記信号 電荷蓄積部へ転送される。そして、信号電荷蓄積部の浮 遊拡散領域の電位に応じた出力信号が出力される。この とき、転送部のゲート電極に高レベルの電圧が印加され ているので、上記転送部のゲート電極と上記信号電荷蓄 積部の浮遊拡散領域との間の容量結合によって、上記浮 遊拡散領域の静電ポテンシャルが深くなっている。した がって、出力信号のダイナミックレンジが拡大される。 【0016】なお、との電荷検出装置は、信号電荷が正 孔である場合も同様の作用効果を奏する。ただし、電荷 40 供給部からの信号電荷を上記信号電荷蓄積部へ転送する ために、転送部のゲート電極に低レベルの電圧が印加さ れる。

【0017】一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記ゲート電極を上記浮遊拡散領域上まで延在させて形成されていることを特徴とする。

【0018】との一実施形態の電荷検出装置は、公知の 製造プロセスにおいて上記ゲート電極のマスクパターン を変更するととによって、簡単に作製される。 【0019】一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記浮遊拡散領域に電気的接続された金属配線を第1の多結晶シリコン層からなる上記ゲート電極上まで延在させて形成されていることを特徴とする

【0020】との一実施形態の電荷検出装置は、公知の 製造プロセスにおいて上記金属配線のマスクパターンを 変更するととによって、簡単に作製される。

【0021】一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、第1の多結晶シリコン層からなる上記ゲート電極上に、上記浮遊拡散領域に電気的接続された第2の多結晶シリコン層を設けて形成されていることを特徴とする。

【0022】との一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記第2の多結晶シリコン層およびとの第2の多結晶シリコン層につながる金属配線のマスクパターン等を変更することによって、簡単に作製さ20 れる。

【0023】との発明のMOS型固体撮像装置は、半導 体基板上に複数個配列された単位セルを有するMOS型 固体撮像装置であって、上記各単位セルは、半導体基板 の表面に形成された、受光量に応じて信号電荷を発生す る光電変換部と、上記基板表面に上記から所定距離だけ 離間して形成された浮遊拡散領域を有し、この浮遊拡散 領域と上記基板との間の接合容量によって信号電荷を蓄 積し得る信号電荷蓄積部と、上記光電変換部と信号電荷 蓄積部との間の基板上に設けられたゲート電極を有し、 とのゲート電極に与えられた電位に応じて上記光電変換 部からの信号電荷を上記信号電荷蓄積部へ転送する転送 部と、上記信号電荷蓄積部に蓄積された信号電荷をリセ ットするリセット手段と、上記信号電荷蓄積部の浮遊拡 散領域の電位に応じた出力信号を出力する増幅手段と、 上記増幅手段からの出力信号を読み出す読み出し手段と を備え、上記転送部のゲート電極と上記信号電荷蓄積部 の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシ ャルが深くなるように容量結合していることを特徴とす

【0024】この発明のMOS型固体撮像装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合は、転送部のゲート電極に高レベルの電圧が印加されて、光電変換部からの信号電荷が上記信号電荷蓄積部へ転送される。そして、増幅手段によって上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号が出力され、読み出し手段によって上記増幅手段からの出力信号が読み出される。このとき、転送部のゲート電極に高レベルの電圧が印加されているので、

50 上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡

散領域との間の容量結合によって、上記浮遊拡散領域の 静電ポテンシャルが深くなっている。したがって、出力 信号のダイナミックレンジが拡大される。

【0025】との発明のCCD型固体撮像装置は、半導 体基板の表面に複数個配列された光電変換素子と、上記 各光電変換素子が発生した電荷を上記基板表面に沿って 順次転送するCCD部と、上記基板表面に上記CCD部 の出力段から所定距離だけ離間して形成された浮遊拡散 領域を有し、との浮遊拡散領域と上記基板との間の接合 容量によって信号電荷を蓄積し得る信号電荷蓄積部と、 上記CCD部の出力段と信号電荷蓄積部との間の基板上 に設けられたゲート電極を有し、このゲート電極に与え られた電位に応じて上記電荷供給部からの信号電荷を上 記信号電荷蓄積部へ転送する転送部と、上記信号電荷蓄 積部に蓄積された信号電荷をリセットするリセット手段 と、上記信号電荷蓄積部の浮遊拡散領域の電位に応じた 出力信号を出力する増幅手段と、上記増幅手段からの出 力信号を読み出す読み出し手段とを備え、上記転送部の ゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、 容量結合していることを特徴とする。

【0026】との発明のCCD型固体撮像装置では、ま ず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手 段によってリセット電位に設定される。次に、例えば信 号電荷が電子である場合は、転送部のゲート電極に高レ ベルの電圧が印加されて、光電変換素子からCCD部を 経由した信号電荷が上記信号電荷蓄積部へ転送される。 そして、増幅手段によって上記信号電荷蓄積部の浮遊拡 散領域の電位に応じた出力信号が出力され、読み出し手 段によって上記増幅手段からの出力信号が読み出され る。とのとき、転送部のゲート電極に髙レベルの電圧が 印加されているので、上記転送部のゲート電極と上記信 号電荷蓄積部の浮遊拡散領域との間の容量結合によっ て、上記浮遊拡散領域の静電ポテンシャルが深くなって いる。したがって、出力信号のダイナミックレンジが拡 大される。

[0027]

【発明の実施の形態】以下、との発明を図示の実施の形 態により詳細に説明する。

施形態の電荷検出装置を含むMOS型固体撮像装置(C MOSイメージセンサ)の概略回路構成を示している。 とのCMOSイメージセンサは、半導体基板(図1中に 示すpウエル20)の表面に2次元行列状に配列された 複数の画素ユニット10と、垂直クロックに基づいて行 方向の選択を行う垂直シフトレジスタ13と、垂直方向 に並ぶ各画素ユニット10につながる垂直信号線16 と、この垂直信号線16に接続され列方向の選択を行う 垂直選択トランジスタ17と、水平クロックに基づいて

フトレジスタ14と、水平信号線18と、出力回路15 を備えている。水平クロックが定める1水平期間には、 水平シフトレジスタ14によって或る列の垂直選択トラ ンジスタ17のみがオンされ、残りの列の垂直選択トラ ンジスタ17がオフされる。すなわち、或る列の垂直信 号線16のみがオン状態の垂直選択トランジスタ17を 介して水平信号線18 に導通し、残りの列の垂直信号線 16は水平信号線18から遮断される。との1水平期間 に、垂直シフトレジスタ13によって順次選択された行 の画素ユニット10の出力信号が垂直信号線16、オン 状態の垂直選択トランジスタ17、水平信号線18を介 して出力回路15に読み出される。電圧で読み出す時に は列毎に配置した相関二重サンプリング(CDS)回路 でCDSを行い、電流で読み出す時には、出力回路15 でCDSを行って出力する。

【0029】図1は各画素ユニット10内の回路構成を 示している。なお、理解の容易のため、図13中の要素 と同一の要素には同一の符号を付している。この画素ユ ニット10は図13に示した画素ユニット210と同様 この浮遊拡散領域の静電ポテンシャルが深くなるように 20 に、1つのフォトダイオード5と、4つのMOSトラン ジスタ1、2、3、4とを備えた4トランジスタ方式の ものである。電荷供給部または光電変換部としてのフォ トダイオード (PD) 5は、pウエル20の表面にn+ 層21を拡散して形成されている。なお、n+層21の 表面にはp++層25が形成されて、いわゆる埋め込み 構造になっている。6はフォトダイオード5のn+層2 1に接続されたカソード電極を示している。

> 【0030】との画素ユニット10内には、フォトダイ オード5から所定距離だけ離間して形成された浮遊拡散 30 領域 (FD) 22を有する信号電荷蓄積部7と、さらに との信号電荷蓄積部7から所定距離だけ離間して形成さ れたn+層23からなるリセット部19とが形成されて いる。 Cァ 。 は浮遊拡散領域22とpウエル20との間 の接合容量を示している。

【0031】また、フォトダイオード5と信号電荷蓄積 部7との間には、SiO₂膜31を介して形成されたゲ ート電極32を有する転送部としての転送トランジスタ 1が構成されている。さらに、信号電荷蓄積部7とリセ ット部19との間には、転送トランジスタ1と同じ構造 【0028】(第1実施形態)図2は、この発明の一実 40 を持つリセットトランジスタ2が構成されている。転送 トランジスタ1のゲート電極32と信号電荷蓄積部7の 浮遊拡散領域22との間にキャパシタC。が付加されて いる。注目すべきは、このキャパシタCcは、ゲート電 極32の電位によって浮遊拡散領域22の静電ポテンシ ャルが深くなるように積極的に設けられたものであり、 単なる浮遊容量による容量結合ではない点である。

【0032】また、3はC。」に蓄積された信号電荷を 増幅する駆動トランジスタ、4はこの画素ユニット10 の出力電圧を選択的に垂直信号線に出力するための読み 垂直選択トランジスタ17をオン、オフ制御する水平シ 50 出しトランジスタ、8は各画案の信号電荷を増幅して出

力するための垂直信号線(図1中の垂直信号線16に接 続されている。)、9は定電流源として働く負荷トラン ジスタをそれぞれ示している。駆動トランジスタ3と負 荷トランジスタ9とはソースフォロワ回路を構成してい る。駆動トランジスタ3のゲート電極に印加された信号 電荷蓄積部7の電圧VFDは、とのソースフォロワ回路 で増幅されて垂直信号線8へ出力される。VRSTはリ セット電圧、VDDは電源電圧である。

9

【0033】との画素ユニット10には、垂直シフトレ ジスタ13から3つの水平駆動パルス、すなわち、フォ トダイオード5に蓄積された信号電荷を浮遊拡散領域2 2へ転送するためのパルスΦTGと、Cg c に蓄積され た信号電荷を初期化するためのパルスΦRSTと、この 画素ユニット10の出力電圧を選択的に垂直信号線8に 出力するためのパルスΦSELとが入力される。

【0034】とのCMOSイメージセンサは、図3に示 す動作タイミング(つまり、従来例と同じ動作タイミン グ) にしたがって次のようにして駆動される。まず、時 刻 t 0 で読み出しトランジスタ4のゲートバルスΦSE Lをオン(高レベルを印加)させ、読み出し状態にす る。その後、時刻t1にリセットトランジスタ3のゲー トパルスΦRSTをオンさせて、図4中に示す浮遊拡散 領域22の電位VFDをリセット電位VRSTに設定す る(言い換えれば、信号電荷蓄積部7内の信号電荷を空 にする)。これにより、このイメージセンサは出力信号 として図3中に示す暗時電圧VRST2を出力する。動 作開始から時刻t2にΦTGがオンするまでの蓄積期間 中、PD5が光子hレを受けて光電変換によりキャリア を発生させると、図4中に示すPD5内のn+層21に 電子(エネルギダイヤグラム中に斜線で示す)が蓄積さ れていく。しかしながら、PD5のn+層21と信号電 荷蓄積部7の浮遊拡散領域22との間には転送トランジ スタ1のゲート電極32の電位によるエネルギ障壁が形 成されているため、との蓄積期間中、電子はPD5内に*

 $\Delta V = V H i \times (C_c / (C_{F n} + C_c))$

例えば、

 $VHi = VDD = \Phi RST = \Phi TG = 3.3V$ VRST=2.3V

 $C_{FD} = 3 f F$

 $C_c = 3 f F$

とすると、

 $\Delta V = 1.65 V$

となる。つまり、ゲート電極32と浮遊拡散領域22と の間の容量結合Cc によって浮遊拡散領域22のポテン シャルが1.65Vだけ深くなる。そして、その分だけ ダイナミックレンジが拡大される。との例では、3.3 V駆動であることを考慮すると、ダイナミックレンジを 50%も大幅に拡大することができる。

【0039】なお、従来技術では、読み出し後の出力回 路での増幅の障害とならないようにとの観点から、図1 50 のダイナミックレンジを向上させることができる。逆

*存在する。次いで、図3中に示す時刻 t 2で転送トラン ジスタ 1 のゲートパルスΦTGをオン(高レベルVHi を印加) させて、ゲート電極32直下の障壁を取り除 き、図5中に示すようにPD5中の電子を一気に浮遊拡 散領域22へ転送させる(なお、ΦTGはPD5中の電 子を完全に転送させるように設定されるため、残像やノ イズはPD5では発生しない。)。浮遊拡散領域22に 電子が転送されると、電子の数に応じて浮遊拡散領域2 2の電位VFDが変化する(変化後の電圧をVsigと 10 する。)。その変化後の電圧VsigをMOSトランジ スタ3と定電流源9で構成されるソースフォロワ回路に よる動作で、MOSトランジスタ3のソースを介して、 高レベルのゲートパルスΦSELによってオンしている 読み出しトランジスタ4へ出力する。これにより、垂直 信号線8に明時信号電圧Vsig2を出力する。

【0035】電圧で読み出す時には列毎に配置した相関 二重サンプリング(CDS)回路でCDSを行い、電流 で読み出す時には、出力回路15でCDSを行い、前述 の暗時信号電圧VRST2とこの明時信号電圧Vsig 20 2との差を取って出力する。これにより、上述のリセッ ト動作や転送動作によって信号電荷蓄積部7で発生した ランダム性のkTCノイズが除去される。この結果、線 形性の良い光電変換特性が得られる。

【0036】ととで、とのCMOSイメージセンサで は、転送トランジスタ1のゲートパルスΦTGをオン (高レベルVHiを印加)したとき、ゲート電極32と 浮遊拡散領域22との間の容量結合C。によって、浮遊 拡散領域22の静電ポテンシャルが深くなっている。し たがって、図5中にD'で示すように、出力信号のダイ 30 ナミックレンジが拡大される。

【0037】具体例を挙げると、容量結合Ccによるポ テンシャル差△Vは、次式(1)で表される。 [0038]

... (1)

3から分かるように、ゲート電極32と浮遊拡散領域2 2との間のオーバラップや、ゲート電極32と金属配線 42 (浮遊拡散領域22にコンタクト41を介してつな がるもの)との間のオーバラップは極力排除され、それ 40 に伴う容量結合は排除されている。このため、浮遊拡散 領域22のポテンシャルが実質的に影響を受けることは なく、出力信号のダイナミックレンジDが拡大されると とはない。しかしながら、相関二重サンプリング(CD S)を行えば、容量結合Ccによる電位シフトの影響は 除去されるので、容量結合C。による電位シフトが出力 信号の線形性を損なうことはない。この点に着目したこ とが本発明の創出につながっている。

【0040】とのように、とのCMOSイメージセンサ によれば、駆動電圧レベルを上げることなく、出力信号 に、従来例と同一のマージンを確保するだけで良けれ ぱ、駆動電圧レベルを低くすることができる。

【0041】図6~図10はそれぞれ上記キャパシタC cの具体的な構造を示している。

【0042】図6に示す例では、上記キャパシタC c は、ゲート電極32を浮遊拡散領域22上まで延在さ せて形成されている。浮遊拡散領域22上まで延在した ゲート電極(符号32Aで示す)と浮遊拡散領域22と の間にはゲート絶縁膜32Aが存在している。キャパシ タCc は、ゲート電極32Aと浮遊拡散領域22との対 10 ととなく、公知の製造プロセスにおいて上記ゲート電 向部分によって構成されている。このようにした場合、 キャパシタCcは、画素ユニットの面積増大を招くこと なく、公知の製造プロセスにおいて上記ゲート電極のマ スクパターンを変更することによって、簡単に作製され る。

【0043】図7に示す例では、上記キャパシタC c は、浮遊拡散領域22にコンタクト41を介して電気 的接続された金属配線42を第1の多結晶シリコン層か らなるゲート電極32上まで延在させて形成されてい る。ゲート電極32上まで延在した金属配線(符号42 Aで示す)とゲート電極32との間には、図示しない層 間絶縁膜が存在している。キャパシタCc は、延在した 金属配線42Aとゲート電極32との対向部分によって 構成されている。とのようにした場合、キャバシタCc は、画素ユニットの面積増大を招くことなく、公知の製 造プロセスにおいて上記金属配線のマスクバターンを変 更することによって、簡単に作製される。

【0044】図8に示す例では、上記キャパシタC cは、第1の多結晶シリコン層からなるゲート電極32 32上まで延在した金属配線42Aおよびコンタクト4 1 A を介して電気的接続された第2の多結晶シリコン層 35を設けて形成されている。ゲート電極32と第2の 多結晶シリコン層35との間、第2の多結晶シリコン層 35と金属配線42Aとの間には、それぞれ図示しない 層間絶縁膜が存在している。キャパシタCcは、第2の 多結晶シリコン層35とゲート電極32との対向部分に よって構成されている。このようにした場合、キャパシ タCcは、画素ユニットの面積増大を招くことなく、公 知の製造プロセスにおいて第2の多結晶シリコン層、コ 40 ンタクト、および金属配線のマスクパターンを変更する ことによって、簡単に作製される。

【0045】図9に示す例は、図6の例と図7の例とを 組合わせたものである。キャパシタCcは、ゲート電極 32Aと浮遊拡散領域22との対向部分によって構成さ れる容量Cc , と、延在した金属配線42Aとゲート電 極32Aとの対向部分によって構成される容量Cc2と を並列接続したものとなる。このようにした場合、キャ パシタCcは、画索ユニットの面積増大を招くことな

配線のマスクパターンを変更することによって、簡単に 作製される。

【0046】図10に示す例は、図6の例と図8の例と を組合わせたものである。キャパシタCcは、ゲート電 極32Aと浮遊拡散領域22との対向部分によって構成 される容量Cc」と、第2の多結晶シリコン層35とゲ ート電極32Aとの対向部分によって構成される容量C c 』とを並列接続したものとなる。このようにした場 合、キャパシタCc は、画素ユニットの面積増大を招く 極、第2の多結晶シリコン層、コンタクト、および金属 配線のマスクパターンを変更することによって、簡単に 作製される。

【0047】 とのように、とのCMOSイメージセンサ は、CMOSプロセスコンパチブル、つまり画素ユニッ ト10内のMOSトランジスタが周辺回路のMOSトラ ンジスタと同一工程で形成される。その結果、とのCM OSイメージセンサは一つの集積回路チップで構成され

【0048】(第2実施形態)図12は、この発明の一 実施形態の電荷検出装置を含むCCD型固体撮像装置 (インターライン型CCDイメージセンサ)の概略回路 構成を示している。とのCCDイメージセンサは、半導 体基板(図11中に示すpウエル120)の表面に2次 元行列状に配列された複数の画素110と、各画素11 Oからの信号電荷を垂直転送パルスΦV1, ΦV2, ···, ΦVmに基づいて垂直CCDに転送し、かつ垂直方 向に順次転送する複数の垂直CCD120と、各垂直C CD120からの信号電荷を水平転送パルスΦH1, Φ 上に、浮遊拡散領域22にコンタクト41、ゲート電極 30 H2,…,ΦΗnに基づいて水平方向に順次転送する水 平CCD112と、この水平CCD112からの信号電 荷を水平信号線118を介して受けて増幅する出力回路 115を備えている。各画素110は光電変換素子とし てのフォトダイオードを含んでいる。垂直CCD120 と水平CCD112とは、信号電荷を転送する転送部を 構成している。

> 【0049】図11に示すように、上記出力回路115 は、水平CCD112の出力段(第n段)から所定距離 だけ離間して形成された浮遊拡散領域(FD)122を 有する信号電荷蓄積部107と、さらにこの信号電荷蓄 積部107から所定距離だけ離間して形成されたn+層 123からなるリセット部119とが形成されている。 Cァ 。は浮遊拡散領域122とpウエル120との間の 接合容量を示している。

【0050】また、水平CCD112の出力段(第n 段)と信号電荷蓄積部107との間には、SiO₂ 膜1 31を介して形成されたゲート電極132を有する転送 部としての転送トランジスタ101が構成されている。 さらに、信号電荷蓄積部107とリセット部119との く、公知の製造プロセスにおいて上記ゲート電極、金属 50 間には、転送トランジスタ1と同じ構造を持つリセット

13

トランジスタ102が構成されている。転送トランジス タ101のゲート電極132と信号電荷蓄積部107の 浮遊拡散領域122との間に、第1実施形態におけるも のと同様に、キャパシタCc が付加されている。このキ ャパシタCcは、ゲート電極132の電位によって浮遊 拡散領域122の静電ポテンシャルが深くなるように積 極的に設けられたものであり、単なる浮遊容量による容 量結合ではない。

【0051】また、103はCgg 化蓄積された信号電 荷を増幅する駆動トランジスタ、104はこのイメージ 10 ることができる。 センサの出力電圧を選択的に垂直信号線に出力するため の読み出しトランジスタ、108は各画素の信号電荷を 増幅して出力するための出力信号線、109は定電流源 として働く負荷トランジスタをそれぞれ示している。駆 動トランジスタ103と負荷トランジスタ109とはソ ースフォロワ回路を構成している。駆動トランジスタ1 03のゲート電極に印加された信号電荷蓄積部107の 電圧VFDは、このソースフォロワ回路で増幅されて出 力信号線108へ出力される。VRSTはリセット電・ 圧、VDDは電源電圧である。

【0052】との出力回路115は、第1実施形態にお ける画素ユニット110と同様に動作する。まず、リセ ットバルスΦRSTによって、信号電荷蓄積部107の 浮遊拡散領域122の電位VFDがリセット電位VRS Tに設定される。次に、転送トランジスタ101のゲー ト電極132に高レベルの電圧ΦTG=VHiが印加さ れて、画素110のフォトダイオードから垂直CCD1 20と水平CCD112を経由した信号電荷が信号電荷 蓄積部107へ転送される。そして、MOSトランジス タ103と定電流源109で構成されるソースフォロワ 30 回路による動作で、信号電荷蓄積部107の浮遊拡散領 域122の電位VFDに応じた出力信号が出力され、読 み出しトランジスタ104によってその出力信号が読み 出される。読み出された信号は、図示しない回路部が相 関二重サンプリング (CDS) を行って増幅する。

【0053】 ことで、このCCDイメージセンサでは、 転送トランジスタ101のゲートパルスΦTGをオン (高レベルVHiを印加)したとき、ゲート電極132 と浮遊拡散領域122との間の容量結合Ccによって、 浮遊拡散領域122の静電ポテンシャルが深くなってい 40 4.104 読み出しトランジスタ る。したがって、図5中にD′で示したのと同様に、出 力信号のダイナミックレンジが拡大される。

【0054】上記キャパシタCcの構造は、図6~図1 0 に示したものと同一の構造を採用することができる。 との結果、このCCDイメージセンサは、通常のCCD プロセスで作製でき、特にプロセスを変更する必要はな [0055]

い。

【発明の効果】以上より明らかなように、この発明の電 荷検出装置によれば、新たな問題を招くことなく簡単 に、出力信号のダイナミックレンジを広げることができ

【0056】また、この発明のMOS型固体撮像装置お よびCCD型固体撮像装置によれば、新たな問題を招く ことなく簡単に、出力信号のダイナミックレンジを広げ

【図面の簡単な説明】

【図1】 との発明の第1実施形態のMOS型固体撮像 装置に含まれた画素ユニットの構成を示す図である。

【図2】 上記MOS型固体撮像装置の電圧で読み出す 時の概略回路構成を示す図である。

【図3】 上記MOS型固体撮像装置の動作タイミング を示す図である。

【図4】 上記画素ユニットを構成する拡散領域のリセ ット時におけるポテンシャルダイヤグラムを示す図であ 20 る。

【図5】 上記画素ユニットを構成する拡散領域の転送 時におけるポテンシャルダイヤグラムを示す図である。

【図6】 キャバシタの構造例を示す図である。

【図7】 キャパシタの構造例を示す図である。

【図8】 キャパシタの構造例を示す図である。

【図9】 キャパシタの構造例を示す図である。

【図10】 キャパシタの構造例を示す図である。

【図11】 との発明の第2実施形態のCCD型固体撮 像装置に含まれた出力回路の構成を示す図である。

【図12】 上記CCD型固体撮像装置の概略回路構成 を示す図である。を示す図である。

【図13】 従来のMOS型固体撮像装置に含まれた画 素ユニットの構成を示す図である。

【図14】 上記画素ユニットを構成する拡散領域の転 送時におけるポテンシャルダイヤグラムを示す図であ る。

. 【符号の説明】

1. 101 転送トランジスタ

3,103 駆動トランジスタ

5 フォトダイオード


7,107 信号電荷蓄積部

22,122 浮遊拡散領域


32, 132 ゲート電極

15, 115 出力回路


【図1】




【図2】




【図6】




[図7]




【図3】





[図4]




【図5】









[図10]




【図11】




【図14】



[図12]



[図13]



フロントページの続き

Fターム(参考) 4MI18 AA02 AB01 BA13 BA14 CA03 DD04 FA06 FA33 5C024 CX43 GX07 GY01 GY31 JX21